Packet Filtering for FPGA-Based Routing Accelerator

Název česky	Filtrace paketů pro směrovací akcelerátor na bázi FPGA
Autoři	ANTOŠ David ŘEHÁK Vojtěch HOLUB Petr
Rok publikování	2006
Druh	Článek ve sborníku
Konference	CESNET Conference 2006 Proceedings
Fakulta / Pracoviště MU	Ústav výpočetní techniky
Citace
www	http://www.ces.net/conference06/
Obor	Počítačový hardware a software
Klíčová slova	packet filtering; hardware accelerated routing; filtring rules transformation; filtering decision diagram; binary decision diagram
Popis	Článek popisuje nový přístup k reprezentaci paketových filtrů: filtrovací rozhodovací diagramy (filtering decision diagram, FDD). Tato reprezentace je založena na sémanticky rozšířených binárních rozhodovacích diagramech a použita pro efektivní zpracování filtrů v hardwarovém akcelerátoru, který používá CAM a porovnávací instrukce ke klasifikaci paketů. Jsou prezentovány základní operace nad FDD a složitostní odhady. Analyzujeme a porovnáváme vyjadřovací schopnosti běžných paketových filtrů.
Související projekty:	Integrovaný přístup k výchově studentů DSP v oblasti paralelních a distribuovaných systémů Institut Teoretické Informatiky Vysoce paralelní a distribuované výpočetní systémy